用AC4830xC和TCM38C17实现四路语音编解码系统
“Aminee”通过精心收集，向本站投稿了7篇用AC4830xC和TCM38C17实现四路语音编解码系统，下面是小编为大家整理后的用AC4830xC和TCM38C17实现四路语音编解码系统，仅供参考，喜欢可以收藏与分享哟!
篇1：用AC4830xC和TCM38C17实现四路语音编解码系统
用AC4830xC和TCM38C17实现四路语音编解码系统
摘要：AC4830xC-C是美国AudioCodes公司生产的语音专用芯片，它支持多种码率的语音编解码国际标准，同时可提供传真和数据中继功能。而TCM38C17则是美国TI公司的语音PCM编码芯片。文章介绍了两种芯片的基本性能及工作原理，并给出了一种基于这两种芯片设计的四路语音编解码系统的实现方案。关键词：AC4830xC-C；TCM38C17；语音编解码
1引言
AC4830xC－C系列芯片是美国AudioCodes公司出品的一种语音专用芯片，它可以将PCM语音码流按照需要压缩成多种码率的语音信号，AC4830xC－C具有多通道语音传输功能，各通道的操作相互独立。该芯片在语音通信，特别是IP电话系统中具有广泛的应用。TCM38C17则可提供A律和U律两种不同的PCM编码功能，也具有四路相互独立的信道。本文主要介绍这两种语音芯片的基本性能和工作原理，并给出了基于这两种芯片实现四路语音编解码的系统设计方案。
2AC4830xC－C的功能原理
AC4830xC－C系列器件中包含有AC48301C－C、AC48302C－C和AC48304C－C三种芯片，分别可提供1、2、4个语音通道，而且多通道芯片中的各通道可独立操作，互不干扰。AC4830xC－C的基本工作原理如图1所示。
在进行语音系统设计时，利用AC4830xC－C芯片可以将PCM语音码流根据实际需要压缩成如下多种码率的.语音信号：
（1）G．711PCM码率为64kbps；
（2）G．726ADPCM码率为16kbps～40kbps；
（3）G．727E－ADPCM码率为16～40kbps；
（4）G．729CS－ACELP码率为8．0kbps；
（5）G．723．1MP－MLQ／ACELP码率为6．3／5．3kbps；
（6）NetCoder码率为6．4kbps～9．6kbps。
在接收到语音PCM码流或者传真数据以后，AC4830xC－C首先进行输入增益控制和回波抵消，然后区分具体的业务类型是语音数据还是传真数据，如果是语音数据，则根据具体的要求对语音信号进行编码，并将编码后的数据通过主机接口送出；另一方面，AC4830xC－C也将从主机接口读入数据并加以判断，如果判断其为语音数据，就将其解码成PCM码流并通过PCM接口送出。
AC4830xC－C芯片必须有外围设备的支持才能正常工作。它提供了5个外部接口，即主机接口（HPI）、PCM接口、时钟接口、存储器以及I／O接口和仿真测试接口。AC4830xC－C的主机接口为8位并行接口，可用DSP通过主机接口控制AC4830xC－C?并与其交换数据。
AC4830xC－C的时钟控制部分包括连接在外部的晶体振荡器和内部时钟电路，其工作时钟一般由外部晶体振荡器的振荡频率和内部的PLL值决定。设计时，可以通过改变PLLMUL寄存器的值来改变其工作时钟。
此外，AC4830xC－C还提供了六种可供选择的工作时钟方式，但是要求其工作频率必须控制在98．304～100MHz之间。
3TCM38C17的工作原理
TCM38C17是美国德州仪器公司（TI）生产的PCM语音编码芯片，它可提供模拟语音信号和PCM码流之间的相互转换功能，同时集成有A律和U律两种标准。此外，芯片本身还提供了增益控制等功能。该芯片将4路PCM芯片集成到了一起，相当于4片TCM29C13的功能。该器件在工作时，通常需要外部电路为其提供时钟信号PCMCLK、帧同步信号PCMFS以及每路语音的具体帧同步信号?其四路协同工作的工作时序如图2所示。
4系统硬件设计
基于上述两芯片所提供的功能，下面给出一种四路语音编解码系统的实现方案，图3所示是其系统框图。
在该系统中，当信源发出的模拟语音信号经过TCM38C17实现PCM编码后，该PCM码流将经过AC4830xC－C压缩编码以形成需要的语音码流，然后通过DSP处理器进行控制、调频等后续处理，最终通过串／并转换器送出。另一方面，DSP会将从串／并转换器读入的数据通过主机接口写入AC4830xC－C，并由AC4830xC－C对语音码流进行解码以生成PCM码流，然后再经过TCM38C17恢复成模拟语音信号。由于AC4830xC－C
只提供有一个帧同步信号，因此，本系统中使用了一个计数器来产生TCM38C17芯片所需要的其它三路帧同步信号。
5系统软件设计
该系统软件主要用于对AC4830xC－C进行控制，AudioCodes公司规定了AC4830xC－C的操作方法，并提供了相应的初始化内核程序和工作程序。工作时，应该首先通过DSP对AC4830xC－C进行复位，复位成功后，首先写入内核程序，然后写入工作程序，最后再将这些程序通过AC4830xC－C的主机接口写入到AC4830xC－C。
在下载完工作程序之后，芯片即可开始工作，此时芯片处于初始化模式，其默认的编码码率为32kbps的ADPCM编码，设计者可以对每一路进行单独的模式设置，包括启用哪几路语音通道、调节每一个语音信号的幅度、根据具体的技术要求选择相应的语音编码方式等。AC4830xC－C每30ms读入一帧语音数据，每一帧语音数据均会被压缩编码成一个语音数据包。该数据包中包含有语音数据和编码方式的相关信息，而且传送数据时，这些编码信息也必须同时被传送到接收方。
6结束语
AC4830xC－C是一个功能强大的语音信号处理专用芯片，它提供了多种语音编解码功能，操作也很方便。本文就是利用其和TCM38C17协同工作，构建了多路语音通信的编解码系统。相信在IP电话和多媒体通信领域，AC4830xC－C等芯片会得到越来越广泛的应用。
篇2：用AC4830xC和TCM38C17实现四路语音编解码系统
用AC4830xC和TCM38C17实现四路语音编解码系统
摘要：AC4830xC-C是美国AudioCodes公司生产的语音专用芯片，它支持多种码率的语音编解码国际标准，同时可提供传真和数据中继功能。而TCM38C17则是美国TI公司的语音PCM编码芯片。文章介绍了两种芯片的基本性能及工作原理，并给出了一种基于这两种芯片设计的四路语音编解码系统的实现方案。关键词：AC4830xC-C；TCM38C17；语音编解码
1 引言
AC4830xC－C系列芯片是美国AudioCodes公司出品的一种语音专用芯片，它可以将PCM语音码流按照需要压缩成多种码率的语音信号，AC4830xC－C具有多通道语音传输功能，各通道的操作相互独立。该芯片在语音通信，特别是IP电话系统中具有广泛的应用。TCM38C17则可提供A律和U律两种不同的PCM编码功能，也具有四路相互独立的信道。本文主要介绍这两种语音芯片的基本性能和工作原理，并给出了基于这两种芯片实现四路语音编解码的系统设计方案。
2 AC4830xC－C的功能原理
AC4830xC－C系列器件中包含有AC48301C－C、AC48302C－C和AC48304C－C三种芯片，分别可提供1、2、4个语音通道，而且多通道芯片中的各通道可独立操作，互不干扰。AC4830xC－C的'基本工作原理如图1所示。
在进行语音系统设计时，利用AC4830xC－C芯片可以将PCM语音码流根据实际需要压缩成如下多种码率的语音信号：
（1） G．711 PCM码率为64kbps；
（2） G．726 ADPCM 码率为16kbps～40kbps；
（3） G．727 E－ADPCM 码率为16～40kbps；
（4） G．729 CS－ACELP 码率为8．0kbps；
（5）G．723．1 MP－MLQ／ACELP码率为6．3／5．3kbps；
（6） NetCoder 码率为6．4kbps～9．6kbps。
在接收到语音PCM码流或者传真数据以后，AC4830xC－C首先进行输入增益控制和回波抵消，然后区分具体的业务类型是语音数据还是传真数据，如果是语音数据，则根据具体的要求对语音信号进行编码，并将编码后的数据通过主机接口送出；另一方面，AC4830xC－C也将从主机接口读入数据并加以判断，如果判断其为语音数据，就将其解码成PCM码流并通过PCM接口送出。
AC4830xC－C芯片必须有外围设备的支持才能正常工作。它提供了5个外部接口，即主机接口（HPI）、PCM接口、时钟接口、存储器以及I／O接口和仿真测试接口。AC4830xC－C的主机接口为8位并行接口，可用DSP通过主机接口控制AC4830xC－C?并与其交换数据。
[1] [2]
篇3：用L9320实现ADPCM语音编解码
用L9320实现ADPCM语音编解码
摘要：L9320是LANWAVE公司推出的一款自适应音频脉冲编码（ADPCM）编解码器。该器件除具有正常的ADPCM编码解码模式外，还有PCM编解码模式、电源测试模式以及编解码器测试模式。文中主要对L9320编解码器的工作原理和使用方法进行了分析，给出了L9320在便携式语音系统中的典型应用电路。关键词：语音编码器；编解码；ADPCM；PCM；L9320
L9320是LANWAVE 公司生产的一款自适应音频脉冲编码（ADPCM）编解码芯片，它所采用的语音压缩编解码方法符合国际电话与电报顾问委员会（CCITT）的G．721和G．726标准，同时也兼容CCITT的G．714标准。L9320 可以将模拟话音转化成速率为32、24或16kB／s的数字信号；并可将相同速率的数字信号进行逆变换以形成模拟话音信号。L9320具有ADPCM编解码器和PCM编解码器／滤波器的双向信号通道，除具有正常的ADPCM编解码模式外，还具有PCM编解码模式、电源测试模式和编解码器测试模式。应用L9320的不同速率信道可实现不同的倍增比，从而有效提高信道的利用率。
1 L9320的主要功能
1．1 概述
L9320带有可预设的串行端口（SSP），该端口可与16字节的状态设置寄存器进行接口。微控制器能够从SSP接口获得内部的数据。另外，该芯片由于包含有带PCM编码解码滤波器的输出放大器，因而能够对模拟接口进行简单控制。L9320主要具有以下特点：
●能在2．7～5．25V电压范围内全双工工作；
●主时钟频率为10．24MHz?
●内部集成有14bits的A／D和D／A转换器；
●可完成μ律和A律压缩；
●可以对32、24和16kB／s的数据进行ADPCM编码，编码后的数据可以达到128?2048kbps；
●具有可编程的发射增益、接收衰减和侧音增益控制功能；
●采用28脚DIP或SOP封装。(本网网收集整理)
1．2 引脚功能
L9320的引脚排列如图1所示。
2 L9320内部原理
图2给出了L9320的内部功能原理框图。该器件包括∑－Δ编解码滤波、电源管理、DSP处理和寄存器状态控制四个子系统。
2．1 电源管理
L9320的电源管理系统主要由一组专为模拟信号处理单元供电的5V电源和一组专为数字信号处理单元供电的3V电源组成。除了输出功率放大器AX0和PO外，所有的模拟电路都由这组5．5V电源供电。值得注意的是，AX0和PO的驱动电流由VEXT引脚提供。当VEXT为＋5V±5％时，VDD应该与VEXT直接相连，而没有必要使用充电电容C1＋和C1－。但此时BRO?b2?必须设置为“1”，以使充电电流泵电路关闭。当VEXT为2．7～5．25V时，VDD是电流泵电路的输出电压，因此不能与VEXT相连接，而应通过0．1μF的'电容耦合到Vss。全数字电路应通过VDSP由3V供电，不管VEXT上的电压如何变化，数字电路部分均由VDSP供电，这样能够降低芯片的总功耗。要注意的是，VDSP应该通过0．1μF的电容耦合到Vss。此外，其它的模拟参考电压，如RO、AX0和PO上的电压大小均可由BR0?b2?决定，一般为2．5V或VEXT／2。
2．2 ∑－Δ编解码滤波
通常在PCM通信系统中，当语音信号进入PCM编码器之前，必须经过一个300～3400Hz的滤波器，以滤除语音中的高频分量，从而防止抽样过程中可能出现的混叠现象，这个滤波器也称为前置去混叠滤波器。由于PCM解码器的输出信号是阶梯波形，因此必须采用一个具有x／sinx补偿因子的300～3400Hz 的低通滤波器，才能恢复出原语音信号。但是，音频模拟滤波器的小型化始终是一个难题，在此频段，采用LC滤波器进行设计是最不可取的，而RC有源滤波器虽然可使电路体积减小，但在灵敏度、稳定性和精度方面也不能令人满意。因此，设计时应尽量采用L9320内部集成的开关电容滤波器，它的准确性和温度稳定性都很高。
L9320内部本身带有采用∑－Δ技术的线性14bit PCM编解码滤波器。L9320可分为发射通道和接收通道。对于发射通道，当来自麦克风的模拟信号送入功率放大器后，其放大增益可以通过增益控制模块由软件进行控制，范围为0～7dB，步进量为1 dB。∑－Δ调制功能模块以1．024MHz的频率对输入的模拟信号进行过采样，下一级的抗混叠滤波器可将采样频率降到32kHz，接着再对其进行4倍抽取而得到8kHz。这样经过各种滤波处理后，A／D后的14bits数据便可以送入DSP处理模块以进行进一步的处理。对于接收通道，来自DSP处理模块中Rx衰减控制部分的14bits线性数字信号首先送入数字抗混叠内插滤
波器，以完成与发射通道相反的功能，采样率也将从8kHz（14bits）提高到1．024MHz（14bits），∑－Δ解调功能模块则将14 bits采样（1．024MHz）转换为1bit采样（1．024MHz）。输出的数字信号送入开关电容低通滤波器，再经平滑滤波器消除由电容滤波器所引起的其它频谱成分，同时恢复出原语音信号。最后，再将输出的模拟信号送入功率放大器RO输出。
需要说明的是，L9320中另一个功率放大器PO采用的是推挽式结构。AX0和PO在不同的应用电路中有不同的配置方式，其中AX0主要用于便携式领域，而PO主要用于高增益范围，此时的增益范围可以通过外部的两个电阻来调节。
2．3 DSP处理模块
DSP处理模块是L9320中最核心的部分，同样也可以分为发射通道和接收通道。发射通道主要完成侧音增益处理、μ／A律压缩以及ADPCM编码和音调编码。而在侧音增益部分，输入采样将反馈到接收通道并和数字接收增益输出相加，然后将A／D后的结果依次存入BR9?b7?b0?和BR10?b7?b2?寄存器。ADPCM编码／音调编码到底是提供16kbps?24kbps、32kbps的ADPCM数据，还是提供64kbps的PCM数据，应根据所传输的帧形式来决定。帧长代表的是帧同步FST为“1”时（即FST有效时）BCLK的上下降沿的个数。由于帧同步时钟为8kHz，因此，每125μs应进行一次编码中断请求。
在接收通道，L9320通常在BCLK和FSR的控制下从DR接收来自串行数据口的数据。同样，由于接收帧同步时钟为8kHz，因此，每125μs应发一次解码中断请求；而ADPCM解码／音调解码不但可以提供16kbps、24kbps或32kbps的ADPCM数据，而且可以提供64kbps的PCM数据。L9320的数字接收增益灵敏度范围可以通过SSP端口的BR3（b0：b0）进行选择和控制。为了消除噪声影响，还可以通过设置BR7（b6）使能噪声检测算法来检测干扰杂音，以便在必要的情况下采取降噪措施。把重建后的线性PCM数据进行同步并送入SSP端口的BR11（b7?b0），可进行G．726 CCITT标准调整。合成后的PCM数据将和发射通道侧音增益模块的反馈信号进行叠加，然后再送入Rx衰减增益控制模块以保护输出驱动器和避免失真；Rx衰减增益可以通过SSP端口的BR2（b2?b0）寄存器来进行选择和控制，其衰减范围为0dB～－7dB，增益步进量为1dB。
图2
2．4 时序和控制
L9320的时序和控制部分主要用来提供诸如∑－Δ编解码滤波所需的1．024MHz和8kHz等时钟信号。DSP处理部分的MCLK主时钟可以异步于其它部分的时钟，它在无线应用中的典型值为10．24MHz或16．384MHz。∑－Δ编解码滤波可以直接利用BCLKR来作为1．024MHz输入时钟，但是它的上升沿必须和FST的上升沿基本保持一致。如果选用这种模式，则应由BCLKT控制ADPCM的收发工作，这可以通过配置SSP端口的BR0?b7?寄存器来实现。
此外，有两种方法可以降低芯片的总功耗。第一种方法是使PDI／RESET保持为0，这样可使硬件电路处于低功耗状态。第二种方法是利用软件来实现，即当BR0（b1）设置为模拟低功率状态时，所有的模拟信号处理时钟将停止工作；而当BR0（b0）设置为1时，所有的数字信号处理时钟将停止工作。如果芯片处于低功耗状态，那么，VAG、TG、RO、PO、AXO、DT和SSP Tx的输出均为高阻态；而当功耗模式被重新激活时，ADPCM算法便复位到CCITT初始状态。
3 L9320的应用
将L9320编解码器用于典型的无线便携式产品时，VEXT可以采用2．7～5．25V的电池供电，电路的连接方法如图3所示。要注意的是，这里的VDD和VDSP不能用来对外部系统供电，而且在这种模式下，SSP端口的BR0（b2）寄存器必须首先清零。L9320可以广泛应用于低成本无线语音通信产品中，笔者所在的科研小组曾用L9320成功开发出了无线会议系统的ADPCM语音编解码电路，该系统中，L9320编解码器的控制是由MCS－51系列单片机完成的。此外，L9320也可以广泛应用于公共电话交换网中。
图3
4 结束语
L9320音频脉冲编解码器具有ADPCM编解码器和PCM编解码器／滤波器的双向信号通道，它除具有正常的ADPCM编解码模式外，还有PCM编解码模式、电源测试模式和编解码器测试模式。因此，应用L9320的不同速率可在各信道实现不同的倍增比，从而有效提高信道的利用率。L9320有两个主要应用领域：一是无线电话系统，二是在公共电话交换网中进行线路对话量的增容。此外，L9320还可用于便携式、低功耗无线通信产品中，比如无线会议系统等。
篇4：用XC9572实现HDB3编解码设计
用XC9572实现HDB3编解码设计
摘要：介绍了HDB3编解码的原理和方法，给出了用CPLD（ComplexProgrammableLogicDevice）实现E1信号HDB3编解码的方法，同时给出了它的实现原理图，最后给出了XILINX的XC9500系列可编程逻辑器件的开发流程。关键词：复杂可编程逻辑电路；三阶高密度码；极性交替反转码；在系统编程
1XC9572器件介绍
XC9572是XILINX公司生产的一款高性能可编程逻辑器件。它内含4个36V18功能块，并具有1600个可用系统门。其系统结构如图1所示。从结构上看，XC9572包含三种单元，即宏单元、可编程I／O单元和可编程内部连线。其主要特点如下：
●所有可编程管脚间的脚对脚延时均为5ns；
●系统的时钟速度可达到125MHz；
●具有72个宏单元和1600个可用系统门；
●可编程次数为10000次；
●可采用5V在线编程和擦除；
●拥有强大的管脚锁定能力；
●每个宏单元都具有可编程低功耗模式；
●未用的管脚有编程接地能力；
●提供有编程保密位，可对设计提供加密保护以防止非法读取；
●外部I／O引脚与3．3V和5V兼容。
2HDB3的编解码及实现原理
HDB3码（三阶高密度双极性码）是基带电信设备之间进行基带传输的主要码型之一。它的主要特点是易于提取时钟、不受直流特性影响、具有自检能力、连令串小于3个等。
E1信号是我国和欧洲国家电信传输网一次群使用的传输系统。E1信号由32个64kbps的PCM话路经过时分复用形成。CCITT建议G．703标准详细规定了HDB3码用于E1信号的标准。
用XC9572实现E1信号的HDB3编解码电路比较简单，而且无需可调整外围电路。本设计使用了PC44封装形式的XC9572可编程逻辑器件共有30个可编程IO引脚、6个电源引脚和4个JTAG引脚。整个设计使用了XC9572器件80％的容量。图2所示是其实现电路图。
HDB3码是AMI（AlternateMarkInversion）码的改进型。AMI码是用交替极性的脉冲表示码元“1”，用无脉冲表示码元“0”。为了防止电路长时间出现无脉冲状态，HDB3码的编码规则是：当没有4个或4个连续的“0”码时，就按AMI码规则编码；当出现4个或4个连续的“0”码时，每4个连续“0”的第一个“0”的变化应视它前面相邻的“1”的情况而定，如果它的前一个“1”的极性与前一个破坏点的极性相反而本身就是破坏点，则4个连续的“0”的第一个仍保持“0”；如果它的前一个“1”的极性与前一个破坏点的极性相同而本身就是破坏点，则第一个“0”改为“1”。这一规则保证了相继破坏点具有交替的极性，因而不会引入直流成分。4个连续“0”的第2，3个总是“0”。4个连续的“0“的第4个改为“1”，而极性与它前一个“1”的极性相同（破坏点极性交替规则）。在接收端，如果相继接收到两个极性相同的“1”?它的前面有3个连续的“0”?则将后一个“1”改为“0”?如果它的前面有2个连续的“0”，则将前后两个“1”改为“0”，这样就恢复了原来的数据信号。下面是一个HDB3码的例子：
其中：V代表破坏点，＋V表示＋1，－V表示－1，＋B表示＋1，－B表示－1。
图2HDB3编解码电原理图
在根据上述原理实现HDB3编解码的图2电路中，BNC1插头送来的HDB3信号经变压器T1、U4及外围器件组成的单双变换电路后将转换成两路单极性码并送给可编程逻辑电路?XC9572?U5的43、44脚，然后经过可编程逻辑电路内部解码后，从可编程逻辑电路?XC9572?U5的24、25脚输出数据和时钟。从U5的26、27引脚输入的数据和时钟经其内部编码后，将从其2和8脚输出，而后再经过U3以及外围器件和变压器T1组成的单双变换电路形成HDB3码，并从BNC2插头输出。
3FOUNDATIONISE4．2I开发工具
FOUNDATIONISE4．2I是开发XILINX公司可编程逻辑产品（包括CPLD和FPGA系列）的软件工具包。利用FOUNDATIONISE4．2I提供的设计环境和设计工具，可以灵活高效地完成各种数字电路设计。在FOUNDATIONISE4．2I的`设计环境下，对CPLD和FPGA进行设计的过程如下：
（1）FOU
NDATIONISE4．2I的设计输入有图形输入和文本输入两种方式。此外，符号编辑器用于编辑用户的模块符号。在本系统中，笔者使用VerilogHDL语言作为文本输入方式。
（2）设计实现是在FPGA或CPLD器件内物理地实现所需的逻辑。这个过程由FOUNDATIONISE4．2I中的核心部分编译器完成。它可依据设计输入文件自动生成?主要用于器件编程、波形仿真、延时分析等所需的数据文件。
（3）设计仿真是由仿真器和时延分析器利用编译器产生的数据文件来自动完成逻辑功能仿真和延时特性仿真（时序仿真）的。通过仿真可以发现设计中的错误与不足，以便对设计进行修改和完善，使其最终达到设计要求。
（4）仿真结果正确以后，即可进行器件编程。即通过编程器（Programmer）将设计文件下载到FPGA芯片中。以在实际芯片中进行实际信号的时序验证?同时就芯片的实际运行性能进行系统测试。
4HDB3的CPLD实现及仿真结果
用XC9572实现HDB3编解码设计主要由编码、时钟提取和译码三部分组成。其中编码部分是根据HDB3编码原理把二进制码的时钟和数据信号编码成两路单极性的HDB3码输出。其编码原理框图如图3所示。
时钟提取是译码的关键部分，原理是32．768MHz时钟提取两路HDB3单极性码的上升沿，并形成宽度2倍于32．768MHz时钟周期宽度的脉冲，然后用此脉冲复位32．768MHz时钟的16Bit计数器，最后根据16Bit计数器的结果产生2．048MHz时钟。
译码部分比较简单。它根据HDB3码的特点首先检测出极性破坏点，即找出4连零码中添加V码的位置（破坏点位置），其次去掉添加的V码，最后去掉4连零码中添加的B码以将其还原成单极性不归零码。译码原理框图如图4所示。
HDB3编解码的CPLD设计可采用上面介绍的FOUNDATIONISE4．2I开发工具来实现。设计输入采用VerilogHDL语言完成。设计分为三个模块：时钟模块、编码模块、译码模块。限于篇幅，本文未给出时钟模块、编码模块及译码模块的源代码。有需要者，可和作者联系。
5结束语
本文介绍的用CPLD实现HDB3编解码电路具有电路简单、可靠、价格便宜等优点。将该电路用于10MHz以太网到E1信号相互转接通信设备中后，经过实际测试，其性能指标完全能够满足CCITT建议G．703标准。另外，通过修改时钟提取部分及更换晶体，该电路还可用于其它速率的HDB3编解码。
篇5：用AMBE-1000实现的语音分组技术
用AMBE-1000实现的语音分组技术
摘要：介绍分组语音技术的概念、用途以及用AMBE-1000实现语音分组技术的方法；介绍这一方法在实际工程中应用的个实例，尤其对AMBE-1000的功能及其在实际应用中的价值作了详细的介绍。关键词：分组语音 PSTN 电话接口
1 概述
随着信息技术的不断发展和完善，信息的快速传递在生产和生活中显得越来越重要。在各种信息传递方式中，语音的互通占据着重要的位置。最为大家熟知的是以PCM编码方式传送语音的普通电话业务，实时性强、语音质量高，占据着语音通话业务的主体。但近年来随着IP电话的普及和网络技术的发展，另一种语音处理技术越来越为人们所熟悉，那就是语音分组技术。语音分组是指将语音信号转化为一定长度和速率的数字化语音包，采用存储转发的方法并以包的形式进行交换和传输。它随着互联网的普及，尤其是IP电话的普及而得到越来越多应用。但由于互联网不能对传输带宽提供保证，因此，语音包在其传输过程中就会产生延迟、抖动、包丢失等影响语音质量的因素。直到近年来由于低速率编解码算法的出现和软硬件性能的提高，人们才注意到分组语音技术的商业价值，并投入开发力量。
(本网网收集整理)
早期分组语音技术的应用大都采用软件实现。近年来，随着大规模集成电路的飞速发展，硬件价格大幅度下降，从而出现了许多用硬件实现分组语音的产品。硬件具有对数据处理速度快，可处理大量数据的特点，所以使用硬件实现分组语音可以很好地处理延迟、抖动、回声抑制等问题，从而得到良好的音质。采用硬件实现分组语音的'另一个优点是：在一个硬件电路中可以实现多种压缩标准的分组语音，能很灵活地适应不同网络环境下的多个语音终端的互通。
本文着重介绍采用一种专用的DSP芯片AMBE-1000实现语音分组的方法，并用这种方法实现了铁路站场中的信号作业电话。由此可以看出，分组语音技术在一些专门领域应用的广阔空间。
2 AMBE-1000简介
AMBE-1000是Digital Voice Systems公司的语音编解码芯片，用来实现双工的语音压缩/解压缩功能，能实现低传输速率下高质量的通话。它采用先进的AMBE压缩算法，压缩速率最低可达2.4Kb/s目前，这种算法以其能实现的低传输速率和高通话质量而在世界范围内得到了广泛应用，甚至用在下一代移动通信系统中。具体来说，AMBE-1000具有如下独特之处：
*低硬件成本和高通话质量；
*无需外围辅助设备；
*比特差错和背景噪声良好的鲁棒性；
*可变传输速率2.4Kb/s～9.6Kb/s；
*可自动插入舒适噪声；
*可选的串行和并行接口；
*自带回声抑制功能；
*DTMF信号的检测与产生；
*低功耗。
我们用这个芯片实现语音的分组化。最基本的应用可由图1表示。
在实际应用中，语音压缩数据要在信道中传输，须加入信道接口，完成对语音压缩数据的加工、打包。最常用的接口一般可用单片机来实现。AMBE-1000的设计也使它很容易和单片机交换数据。AMBE-1000和单片机之间的数据接口有串行接口和并行接口，通信方式是主动方式还是被动方式，取决于可采集数据的信号是否由AMBE自身全部给出。我们采用并行数据线接口，AMBE-1000设为被动工作方式。此时当其RX_DI端输入8kHz取样的语音数据（16位线性编码，8位A率或8位U率编码）时，在其数据线上会得到周期性的压缩语音数据（周期20ms，长度6字节，可达到2.4Kb/s的传输速率）。其控制线和数据线时序关系如图2所示。
我们在EPR（Encoder Packet Ready）信号置高后，当检测到OBE（Output Buffer Empty）置低时，立即捕捉数据线上的数据，便可得到帧同步码13ECH，进而得到全部的语音数据，参考程序如下：
LOOP：JNB EPR，$
READ：MOV R0，#34
MOV R1，#30H
LL：MOVXA，@DPTR（DPTR：AMBE的地址）
MOV @R1，，A
INC R1
JB OBE，$
DJNZ R0，LL
SJMP LOOP
AMBE-1000作为解码器的写时序与读时序类似，可根据DPE（Decoder Packet Ready）和IBF（Input Buffer Full）信号编写相应程序。
从AMBE-1000输出的语音数据有固定的帧格式，每一帧有34字节数据，除去帧头，有24字节语音数据。在20ms周期内，若24字节数据全部被填满，则其传输速率为9.6Kb/s。若设传输速率为2.4Kb/s，则24字节语音数据格式中只有6字节语音数据，其余被0填充。我们用这6字节数据作为一帖，再加上帧头（包括同步码、地址码、类型码、校验码等），便可实现分组语音。
3 应用实例
AMBE-1000读写一帧数据所需的时间远小于20ms。也就是说在20ms时间内，除了读1帧或写1帧数据外，处理器还有大量的时间做其它的事。这使人们有可能在半双工的低速信道内实现全双工的语音通话。图3为以AMBE-1000为核心实现的铁路站场信号作业电话示意图。
图3中，用户线接口及PSTN接口均以AMBE为核心。每一个终端可通过总线的PSTN接口接入PSTN电话网；各个电话终端可通过总线互通，但每一时刻只能有一个终端接入PSTN。终端的硬件构成如图4所示。
由电话接口完成用户话机模拟信号的二、四线转换；由编解码器完成对模拟语音信号的数字化，并进行A率（U率）PCM编码；由AMBE-1000对PCM语音信号压缩并分组，实现分组语音；由单片机对分组语音进行打包，最后送入485总线进行传输。由于是多个终端，在软件中需引入令牌机制，以防止冲突。软件工作流程如图5所示。
结语
就功能来说，AMBE-1000是一款优秀的语音压缩处理器；就其能达到的最低压缩速率来看，已达到了世界先进水平，而且能够保证高质量的通话质量。这使得它在世界范围内得到了广泛应用；但其压缩算法为非标准算法，致使由AMBE-1000构成的语音处理系统只能用在某些专用网上。即使如此，它仍不失为在语音处理领域一款优秀的处理器。
篇6：用AMBE-1000实现的语音分组技术
用AMBE-1000实现的语音分组技术
摘要：介绍分组语音技术的概念、用途以及用AMBE-1000实现语音分组技术的方法；介绍这一方法在实际工程中应用的个实例，尤其对AMBE-1000的功能及其在实际应用中的价值作了详细的介绍。关键词：分组语音 PSTN 电话接口
1 概述
随着信息技术的不断发展和完善，信息的快速传递在生产和生活中显得越来越重要。在各种信息传递方式中，语音的互通占据着重要的位置。最为大家熟知的是以PCM编码方式传送语音的普通电话业务，实时性强、语音质量高，占据着语音通话业务的主体。但近年来随着IP电话的普及和网络技术的发展，另一种语音处理技术越来越为人们所熟悉，那就是语音分组技术。语音分组是指将语音信号转化为一定长度和速率的数字化语音包，采用存储转发的方法并以包的形式进行交换和传输。它随着互联网的普及，尤其是IP电话的普及而得到越来越多应用。但由于互联网不能对传输带宽提供保证，因此，语音包在其传输过程中就会产生延迟、抖动、包丢失等影响语音质量的因素。直到近年来由于低速率编解码算法的出现和软硬件性能的提高，人们才注意到分组语音技术的.商业价值，并投入开发力量。
早期分组语音技术的应用大都采用软件实现。近年来，随着大规模集成电路的飞速发展，硬件价格大幅度下降，从而出现了许多用硬件实现分组语音的产品。硬件具有对数据处理速度快，可处理大量数据的特点，所以使用硬件实现分组语音可以很好地处理延迟、抖动、回声抑制等问题，从而得到良好的音质。采用硬件实现分组语音的另一个优点是：在一个硬件电路中可以实现多种压缩标准的分组语音，能很灵活地适应不同网络环境下的多个语音终端的互通。
本文着重介绍采用一种专用的DSP芯片AMBE-1000实现语音分组的方法，并用这种方法实现了铁路站场中的信号作业电话。由此可以看出，分组语音技术在一些专门领域应用的广阔空间。
2 AMBE-1000简介
AMBE-1000是Digital Voice Systems公司的语音编解码芯片，用来实现双工的语音压缩/解压缩功能，能实现低传输速率下高质量的通话。它采用先进的AMBE压缩算法，压缩速率最低可达2.4Kb/s目前，这种算法以其能实现的低传输速率和高通话质量而在世界范围内得到了广泛应用，甚至用在下一代移动通信系统中。具体来说，AMBE-1000具有如下独特之处：
*低硬件成本和高通话质量；
*无需外围辅助设备；
*比特差错和背景噪声良好的鲁棒性；
*可变传输速率2.4Kb/s～9.6Kb/s；
*可自动插入舒适噪声；
*可选的串行和并行接口；
*自带回声抑制功能；
[1] [2] [3]
篇7：一种数字语音通信系统的DSP实现
一种数字语音通信系统的DSP实现
摘要：介绍了一种甚低频低码率数字通信系统的实现方案，该方案中的软件采用混合编程的方法，硬件则用DSP实现，文章给出了整个系统的DSP软硬件调试方法，并通过调试结果表明该方案具有很好的可行性和实时性。关键词：软件无线电；DSP；混合编程
1引言
现代通信系统已不断由模拟体制向数字化体制过渡，并越来越倾向于采用“软件无线电”的设计方案。即通过构造通用的硬件平台，以使各种相关的通信任务能够用软件完成，从而构成一个具有高度灵活性、开放性的通信系统。现代的DSP通用处理器为实现这一方案提供了极大的便利。
软件无线电的设计思想是：用一个通用、标准、模块化的硬件平台为依托，然后通过软件编程来实现无线电台的各种功能，从而取代基于硬件、面向用途的电台设计方法。功能的软件化实现势必要求减少功能单一、灵活性差的硬件电路，尤其是减少模拟环节，并把数字化处理?A／D、D／A?尽量靠近天线。软件无线电强调体系结构的开放性和全面可编程性。它通过软件的更新来改变硬件的配置结构，从而实现新的功能。软件无线电一般采用标准的、高性能的开放式总线结构，此结构利于硬件模块地不断升级和扩展。
本文介绍一种利用TMS320C31浮点型DSP芯片为核心来设计并实现甚低频低码率数字化语音通信系统的方法。这种通信系统是以DSP硬件为平台，并用硬件来实现系统的外围功能，而用软件来实现核心部分的数字化处理，从而完成整个系统的正常通信工作。
2DSP硬件平台
本通信系统的主要功能是实现语音的数字化传输，其系统功能图如图1所示。具体工作过程如下：
整个通信系统分为两大部分，其工作状态转换由外附的MCU控制。在发送时，语音通过克麦风之后进入语音压缩板进行采样量化及数字化压缩，压缩后的比特流从串口送入DSP内进行调制，调制信号依次通过信道DAC、平滑滤波和功放，然后发送出去；在接收时，前置放大部分送来的`信号再经过一次放大之后送往信道AD转换器，转换的数据FIFO通过中断方式送给DSP进行解调，在DSP内解调之后的数据仍然通过串口送往语音压缩板解压后经扬声器输出。
根据系统要求，本设计选定的DSP是TI公司的TMS320C31。信道AD转换器件选用ANALOGDE-VICE公司的AD7870，它是一个12bit的ADC，具有2μs的片上信号放大时间和8μs的转换时间，最高转换速率为100kHz，可以提供三种输出接口方式?12bit并行方式、字节方式和串行方式?。信道DAC选用的是TI公司的TLV5619，这是一种12bit单通道电压型DA转换器。系统中的ADC和DAC转换器都以并行12bit方式直接和FIFO相连。FIFO?FirstInFirstOut?采用的是双端口RAM构架，其读指针和写指针是完全分开的，可实现读写操作的完全独立，因此，这里选用CYPRESS公司的CY7C425。
3软件实现
本通信系统中的软件采用C语言和混合编程，其中主程序和一部分子程序用C语言编写，而一些运算量比较大的算法子程序则用汇编语言编写，这样，既容易进行调试，又可以提高软件的执行效率，可达到最佳利用DSP芯片的软硬件资源之目的。
整个软件的主程序由发送部分程序段和接收部分段两部分组成，主程序流程图见图2所示，每个程序段又分别是一个独立的程序体，可以独立的实现通信系统的发送和接收功能。
由于要求系统能够实时完成通信任务，故相应的程序须和硬件相互配合，它们各操作之间的同步协调要求很高。而本系统可充分利用DSP芯片所提供的中断和定时器资源来很好地实现系统功能。
串行口发送／接收中断子程序用于完成DSP对串口的发送和接收任务，发送定时器中断子程序流程图如图3所示，图4所示是串口接收中断子程序的流程图。
在系统实现过程中，由于采用了混合
编程，并对运算量比较大的算法用汇编程序来实现，因此，在对128点FFT算法采用汇编语言编程后，可经CCS仿真进行测试。汇编程序的执行时间为111113个时钟周期?2．78ms?，可在一帧时间内?30ms?完成5次FFT和IFFT的帧同步算法，而用C语言实现时的程序执行时间为1812409个时钟周期?45．3ms?。可见，用汇编程序的执行效率有明显的提高。
4结束语
DSP软硬件开发设计是应用TMS320C31芯片进行的，这一方案在运用仿真器进行软硬件联合调试时取得了很好的效果，由此可见，在硬件设计合理的情况下，将C语言和汇编语言很好的结合，可充分发挥各自的优势，从而达到最佳的设计效果。
【用AC4830xC和TCM38C17实现四路语音编解码系统】相关文章：
文档为doc格式
